Устранение неоднозначностей памяти



Нередко случаются ситуации, когда инструкции чтения (load) ждут завершения других инструкций, хотя не имеют с ними ничего общего. Блок устранения неоднозначностей памяти выбирает операции чтения, которые не зависят от других операций записи (write), что позволяет выполнить их раньше (см. слайды ниже). Опять же, этот шаг позволяет максимально эффективно нагрузить конвейер процессора, в то же время несколько компенсируя влияние больших задержек памяти.





Интеллектуальная система управления энергопотреблением (Intelligent Power Capability)



Конечно, снижение уровня энергии в расчёте на инструкцию - это хорошо. Но, безусловно, существуют и другие механизмы экономии энергии. Intel сочетает несколько решений, начиная с уровня производства: техпроцесс 65 нм можно назвать хорошим стартом для создания эффективных по энергопотреблению микросхем. Технологии стробирования тактовых импульсов (clock gating) и "спящих" транзисторов (sleep transistors) гарантируют, что все неиспользуемые транзисторы будут выключены. Технология Enhanced SpeedStep по-прежнему снижает тактовую частоту, если нагрузка на систему невелика. Но сейчас технология может управлять каждым ядром по-отдельности. Кроме того, разные блоки процессора могут получать разное напряжение.



Вопрос контроллера памяти



Мы прошлись по ключевым отличиям грядущей микро-архитектуры Intel Core. Но многие специалисты, особенно из AMD, недоумевают: процессор по-прежнему использует системную шину (FSB), а контроллер памяти встроен в северный мост. Путь данных от процессора до памяти длинный и вносит свою задержку. Контроллер памяти AMD встроен в процессор Athlon 64, при этом он хорошо масштабируется вместе с увеличением тактовых частот и даёт достаточно пропускной способности даже с памятью DDR400, чтобы конкурировать с традиционными платформами с памятью DDR2-667.

Но у Intel есть своё видение ситуации. Зачем интегрировать контроллер памяти, если можно получить даже лучшую общую производительность при помощи других технологий? Intel аргументирует, что контроллер памяти в северном мосту улучшает гибкость решений: платформу и процессорную архитектуру можно обновлять независимо друг от друга. В то же время, встроенный контроллер графики, который используется в большинстве продаваемых сегодня систем, по-прежнему лучше работает, если доступ к памяти находится рядом, в северном мосту.

Если мы будем масштабировать систему до двух или больше сокетов процессора, придётся прилагать больше усилий к сохранению когерентности памяти между несколькими контроллерами памяти, а в системах Intel за управление памятью отвечает один блок. Ещё одним аргументом будет энергопотребление. С интегрированным контроллером памяти процессор нельзя перевести в самые экономичные режимы, если память требуется сохранять в активном состоянии.

А сейчас позвольте упомянуть грядущую технологию Intel по ускорению операций ввода/вывода I/O Acceleration Technology (IOAT), которая позволяет передавать данные устройств ввода/вывода напрямую в память, минуя процессор. Если бы контроллер памяти был интегрирован в процессор, то пришлось бы использовать трафик FSB.
 

Copyright @ by Lehach, 2009