Страница 547

Общий кэш L2 чипа Core Duo, вместе с общей процессорной шиной, реализует своего рода высокоскоростную связь между ядрами прямо на чипе. Кроме того, данный дизайн (два ядра с общим кэшем L2) снижает трафик по FSB, что позитивно влияет как на энергопотребление, так и на общую производительность Core Duo. В дизайне с раздельным кэшем, с другой стороны, обмен информацией между двумя ядрами включает обязательную проверку, находятся ли правильные данные в другом кэше L2 или в памяти, что отнимает время на передачу данных по FSB.

Технология "умного" кэша в паре с динамическим распределением кэша (Dynamic Cache Allocation) позволяет снизить число промахов кэша по сравнению с раздельным дизайном кэша. Каждое из двух ядер всегда использует 2 Мбайт кэша L2. Другими словами, не существует какого-либо ограничения на распределение кэша для каждого ядра. Кроме того, процессор Intel может выключать неиспользуемые области кэша L2 в зависимости от характера нагрузки, что экономит энергию. Подобная возможность не влияет на целостность данных в кэше L2.

Динамическое управление энергопотреблением процессора Core Duo

Как и предшествующие процессоры Pentium M с ядром Banias и Dothan, новые модели Intel Core Duo могут изменять напряжение и частоту в зависимости от вычислительной нагрузки приложений. Раньше этот механизм назывался Enhanced SpeedStep, но теперь он был переработан и улучшен с учётом двуядерной архитектуры. Intel называет новую реализацию "Dynamic Power Coordination", что переводится как "динамическое управление энергопотреблением".

В современной реализации тактовая частота и напряжение, которые одинаковы для обеих ядер, определяются тем ядром, которое испытывает самую высокую вычислительную нагрузку. То есть если первое ядро работает на 2 ГГц, то второе ядро работает точно на такой же частоте и с тем же уровнем напряжения, независимо от того, выполняет оно какую-либо задачу или бездействует. Если же первое ядро процессора Core Duo пожелает снизить частоту, то и второе ядро перейдёт в тот же режим SpeedStep, конечно, если его вычислительная нагрузка в данный момент не больше, чем у первого ядра.

Динамическое управление энергопотреблением - Dynamic Power Coordination

Как мы уже упомянули, ядра Core Duo координируют переход от одного режима производительности SpeedStep к другому. Но ситуация изменяется, если оба процессорных ядра работают с минимальной нагрузкой и минимальной тактовой частотой. Intel называет этот режим "Lowest Frequency Mode" или "LFM" (режим с минимальной тактовой частотой).

В документации к Core Duo уровни энергопотребления и производительности используют цифро-буквенные обозначения от C0 до C4. Когда Core Duo переходит на минимальную тактовую частоту (LFM), ядро 1 остаётся активным на уровне C0, но тактовые импульсы на второе ядро перестают подаваться. В результате ядро 2 переходит в режим энергосбережения C2. Если оба ядра находятся в состоянии Deep Sleep Mode (C3), то процессор (оба ядра) может перейти в режим более глубокого сна DeeperSleep (C4) или даже Enhanced Deeper Sleep (DC4).